The substrate voltage circuit and the source	s V1 and V2 of NMOS and PMOS transistors, respectively, which constitute a CMOS voltages V3 and V4 of these transistors have the following relationship: V1
	Abstract
	DE3477448D,
Equivalents:	
EC Classification:	G05F3/20S, H01L27/02B3B
IPC Classification:	JP19830027470 19830221 H03K17/14
Priority Number(s):	
	<u>JP59153331</u> US19840573202 19840123
Requested Patent:	TOKYO SHIBAURA ELECTRIC CO (JP)
Applicant(s)::	UCHIDA YUKIMASA (JP)
Inventor(s):	1989-06-06
Patent Number: Publication date:	<u> </u>
Patent Number:	tary MOS circuit having decreased parasitic capacitance

19 日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報(A)

昭59-153331

⑤Int. Cl.³
H 03 K 19/094

識別記号

庁内整理番号 7631-5 J ⑩公開 昭和59年(1984)9月1日

発明の数 2 審査請求 有

(全 7 頁)

69半導体装置

(4)特

願 昭58--27470

②出 願 昭58(1983) 2 月21日

仰発 明 者 内田幸正

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

切出 願 人 株式会社東芝

川崎市幸区堀川町72番地

仍代 理 人 弁理士 猪股清

外3名

朔 組

1.発明の名称 半導体装置

2.特許請求の範囲

1. 一半導体基板上化NチャンネルMOSトランジスタを有してかり、 はNチャンネルMOSトランジスタを有してなり、 はNチャンネルMOSトランジスタかよびPチャンネルMOSトランジスタのそれぞれのゲート端子と電気的に共通接続された人力端子とり信号を人力し、前配NチャンネルMOSトランジスタかよびPチャンネルMOSトランジスタのそれぞれの 数では かいり サインネル MOSトランジスタかよび Pチャンネル MOSトランジスタかよび Pチャンネル MOSトランジスタかよび Pチャンネル MOSトランジスタかれぞれのソース端子にそ

れぞれ電圧値が V_3 、 V_4 の電源電力を供給する 第2の電源供給手段とを備え、副記電源電力の 電圧値 V_1 、 V_2 、 V_3 、 V_4 の間に V_1 < V_3 < V_4 < < V_2 の関係が成立する半導体装置。

2 一半導体基板上に、NサヤンネルMOSトラン ジスタむよびPチャンネルMOSトランジスタを 有してなる CMOS 回路を設け、 該Nチャンネル MOSトランジスタむよびPチャンネルMOSトランジスタのそれぞれのゲート端子と 塩気的に共 地接続された人力端子より信号を人力し、 前記 NチャンネルMOSトランジスタむよびPチャン ネル MOSトランジスタのそれぞれのドレィン端 子と 塩気的に共通接続された出力端子より信号 を出力する半導体装置において、

前記一半導体基板上に、第1 および第2 の外部電源端子を介してそれぞれ供給される第1 および第2 の外部電源電力を第1 および第2 の内部電源電力に変換して第1 および第2 の内部電源級にそれぞれ供給する定電圧電源回路を設け、前記第1 および第2 の外部電源端子のそれぞれ

時開昭59-153331(2)

と前記NチャンネルMOSトランシスタおよびPチャンネルMOSトランシスタのそれぞれの基板 端子とを軍気的に接続すると共に、前記第1 および第2の内部軍旗線のそれぞれと前記NチャンネルMOSトランシスタのそれぞれのソース端子とを 運気的に接続し、前記第1 および第2の外部軍 源電力のそれぞれの軍圧値 V1, V2 と前記第1 および第2の内部電源電力のそれぞれの軍圧値 V3, V4 との間に V1 < V3 < V4 < V2 の関係が 成立するととを特徴とする半導体装置。

3. 削記 親 1 お 1 び 第 2 の内 部 選 旗 選 力 の それ ぞれ の 選 圧 値 V_3 、 V_4 の 差 $|V_3-V_4|$ の 値 は 前 記 第 1 お 1 び 第 2 の 外 部 選 瀬 電 力 の それ ぞれ の 選 圧 値 V_1 、 V_2 の 差 $|V_1-V_2|$ の 値 の 変 動 に か か わ り な く 一 定 値 で ある こ と を 特 徴 と する 特 許 歌 の 範 囲 第 2 項 記 載 の 半 導 体 装 慮 。

ース端子103 および基板端子104 は LSIチップ外部から延續を供給する外部基準電源 VSE に電気的に共通接続され、PMOSトランジスタ2 のソース端子203 および基板端子204 は外部電源 Vcc に駆気的に共通接続される。

〔背景技術の問題点〕

従来装置は上述の如き構成であるため、下配の 様な欠点がある。

割1K、CMOS 回路を構成する PMOSトランジスタと NMOSトランジスタの各基板が、 LSIチンプの外部から軍旗を供給する外部電源端子(Vcc)と外部減増軍源端子(Vss) に 接続されているため、 PMOSトランジスタかよび NMOSトランジスタのそれぞれの遊板とソース、 ドレイン間の寄生 接合容質が大きく、高速化に適していない。

第2に、外部収減 Vccに つたがる PMOSトランシスタと外部基準 関級 Vss につたがる NMOSトランシスタのそれぞれにおいてソースと基板の電位が同じであるため、キャパシタンス結合や熱、光 励起、低級ノイメ等により勘定されて PMOSトラ 3.発明の評細な説明

〔発明の技術分野〕

本発明は、半導体装板上に CMOS (相補性MOS) 回路を設けた半導体装置に関する。

〔発明の技術的背景〕

近年、MOS-LSI技術の発展と共に、相補性 MOS形回路よりなる CMOS-LSIがは消費電力性 の点で注目されている。

第1図を参照して従来のCMOS回路を構成する 基本回路(CMOSインパータ)を説明する。第1 図は従来のパルクCMOSインパータの回路図で、 NチャンネルMOSトランジスタ(以下「NMOSトランジスタ」という)1とPチャンネルMOSトランジスタ」という) 2から構成される。NMOSトランジスタ」という) 2から構成される。NMOSトランジスタ1および PMOSトランジスタ2のゲート端子101、201は 人力端子IN に電気的に共過接続され、NMOSトランジスタ1 およびPMOSトランジスタ2のドレイン縄子102,202は出力端子0UTに電気的に共 適数続される。また、NMOSトランジスタ1のソ

ンジスタのソース (P⁺) および遊牧 (N) とNMOS トランジスタの遊板 (P) およびソース (N⁺) の間 で構成される PNPNスインチがターンオンし、サ イリスタ効果の一種であるラツチアンプ現象が起 こりおい。

第3に、動作を高速化するためにはPMOSトランジスタおよびNMOSトランジスタのスケーリンクに戦らざるをえないが、案子のディメンションを超小すると外部から供給される電源医圧が制わる文が、例えば、電源を重任5Vで一定に保保コンをスケーリングに制限が生じる。すなわて、経りによっていると、①パンチスルー現象、②オントキャリアのゲート絶験になのが当まれて、③オットキャリアの投ート絶験にないがある。その問題で不動作もしくは動作信頼性のにか、スケーリングに関係が出る。そのお解になる。

第 4 K、外部電源 V_{CC} または外部急車电線 V_{SS} の軍圧変動やノイズ、スパイク等がそのまま LSI

チップ上の回路の動作化影響を与えるため、回路 の性能が外部から供給される電像に左右され、動 作マージンが狭い。

〔発明の目的〕

本発明は上記の従来技術の欠点に鑑みてなされ たもので、下記の目的を遊成する半導体装置を提 供することを目的とする。すなわら、第1の目的 はPMOSトランジスタおよび NMOSトランジスタ のそれぞれの基板とソース、ドレイン間の寄生接 台容量を少なくし、高速化を達成できる半導体装 遊を提供することである。第2の目的は、 PMOS トランジスタおよびNMOSトランジスタの転板お よびソース間で構成される PNPNスイッチがター ンオンレ、これによつてラッチアップ現象を起と すことのない半導体装置を提供することである。 第3の目的は、スケーリングによつて本子のディ メンジョンを縮小し、高速化を達成できる半導体 装置を提供することである。第4の目的は、外部 から供給される電泳の変動によつて性能が左右さ れることがなく、かつ動作マージンを広くてきる

「発明の宴焼例う

第2凶乃至第7凶を参照して本発明の実施例を 説明する。第2回は一头施例の回路図で、第1図 と同一の奴案は同一の符号で示す。半導体基板3 上には、CMOSインパータ4以外に第1の内部電 旗回路5 および第2の内部電旗回路6を設ける。 第1,第2の内部電源回路5,6は、第1,第2 の外部電源端子51,61を介して与えられる電圧値 V1, V2 の第1, 第2の外部電源電力を電圧値 V3, V4の第1,第2の内部電源電力に変換し、 第1,第2の内部電源端子52,53を介してNMOS トランジスク1 および PMOSトランジスタ2のそ れぞれのソース端子103,203 に供給する。また、 NMOSトラン シスタ 1 および PMOSトラン シスタ 2のそれぞれの基板端子104,204 には、第1, 第2の外部電源軍力(電圧値 V1, V2)が供給さ れる。 なお、上妃の選任値 V1, V2, V8, V4 の 間には V1 <V3 <V4 <V2 なる関係が成立してい るものとし、例えばV1= Oポルト、V2=5ポル ト、 Va = 1 ポルト、 V4 = 4ポルトになつていると

半導体装置を提供することである。

[発明の概要]

上記の目的を実現するため本苑明は、一半導体 基板上に設けられた CMOS回路を構成する NMOS トランジスタおよびPMOSトランジスタのそれぞ れのゲートを信号の入力端子に共通接続し、それ それのドレインを信号の出力端子に共通接続する 半導体装置化、外部から供給される質視(真圧値 V_1 , V_2) にもとづいて内部電源電力(電圧値 V_3 , V4)を発する定電圧電源回路(入力の電圧値 V1, V₂ の変馴に対し出力の軍圧値 V8. V4 があまり 突動しない)を設け、 車圧値 V1 , V2 , V3 , V4 の電源がそれぞれNMOSトランジスタの基板端子。 PMOSトランリスタの基板端子, NMOSトランジ スタのソース端子、PMOSトランジスタのソース 端子に供給され、かつとれら MOSトランジスタの 接合部分に所定のパイアスが加れるようにするた めて、それら軍圧値の間に $V_1 < V_3 < V_4 < V_2$ の 関係が成立するようにした半導体装置を提供する ものである。

する。

上記の如くCMOSインバータ4に対して電源電 力が供給されるため、NMOSトランジスタ1のソ ース端子103と基板端子104の間には1ポルトの 基板パイアス塩圧が加わり、 PMOSトランジスタ 2のソース端子203と基板端子204の間にも1 ポ ルトの基板パイアス電圧が加わる。その結果、 CMOSインバータ4の寄生接合容量が著しく少な くなり、動作の髙速化が実現できる。また、PMOS トランジスタ2のソース (P +) および 基板 (N)と NMOSトランジスタの基板 (P) およびソース(N+) の間で構成される PNPNスイッチのいずれの PN 接合も遊パイアスされるので、外的吸烟によつて ラッチアップ現象を起とすことが少ない。さらに、 第1、第2の内部電源回路から風源電力を供給し ているので、外部からの電弧電圧を一定にしたま までスケーリングにより高堤横化を図ることがで きるだけでなく、外部からの斑線電圧の変動によ り性能が左右されるととも少ない。

なお、CMOSインパータ4は、選圧値 Vi から

 V_2 までの振幅の入力信号または電圧値 V_3 から V_4 までの振幅の入力信号に対し、電圧値 V_3 から V_4 の振幅を反転した出力信号を発する。

親3図を参照して本発明の他の契施例を説明する。第3図は他の契施例の回路図で、第1図かよび第2図と何一の要案は同一の符号で示す。第2の内部電源回路6は第1かよび第2の外部電源電力(電圧値 V₁, V₂)を第2の内部電源電力(電圧値 V₄)を第2の内部電源電力(電圧値 V₅)を第2の内部電源電力(電圧値 V₅)を第1の内部電源電力(電圧値 V₅)を第1の内部電源電力(電圧値 V₇)を第1の内部電源電力(電圧値 V₇)を第1の内部電源電子では、第2図の回路と同様に V₁ < V₂ < の関係が成立しているものとする。

銀4図を診照して本発明の他の契施例を説明する。 第4図は他の実施例の回路図で、第1図乃至 第3図と同一の要案は同一の符号で示す。第1の 内部軍隊回路5は第1,第2の外部電廠軍力(電

路を介して与えられる。また、PMOSトランジスタ9のソース端子および抵抗 R₁、の一端には第 2の内部電源電力(塩圧値 V₄) が与えられる。 相互コンダクタンスgm の大なる NMOSトランジスタ8のドレイン端子はダイオード D4 のカソード側および端子52に接続され、これを介して貫1の内部電源電力(電圧値 V₃) が出力される。

第2の外部電放電力(電圧値 V_2) は、端子61を介して PMOSトランジスタ11、11のそれぞれのソース端子に与えられる。 PMOSトランジスタ10は NMOSトランジスタ12と共に CMOSインバータを構成し、出力信号を NOT回路 G_2 を介して PMOSトランジスタ11のゲート端子に供給する。なか、この CMOSインバータの入力信号は、ゲイオード DS \sim D10 と抵抗 R_2 よりなる定電圧回路を介して与えられる。また、 NMOSトランジスタ12のソース端子および抵抗 R_2 の一端には、端子51、を介して第1の外部電源電力(電圧値 V_1)が与えられる。相互コンダクタンス gm の大なる PMOSトランジスタ11のドレイン端子はダイオー

圧値 V_1 、 V_2) を第1の内部電源電力(電圧値 V_8) に変換し、端子52より出力する。第2の内部 電源回路 6 は第2の外部電源電力(電圧値 V_2) かよび第1の内部電源電力(電圧値 V_4) を第2の 内部電源電力(電圧値 V_4) に変換し、端子62を 介して出力する。 なか、電圧値 V_1 、 V_2 、 V_3 、 V_4 の間には、第2回かよび第3回の回路と同様に V_1 、 V_2 、 V_4 く V_2 の関係が成立しているものと する。

第5図は第3図に示す実施例の第1.第2の内部電源回路5,6の構成を詳細に示す回路図で、第3図と同一の製業は同一の符号で示してある。第1の外部電源電力(電圧値VI)は、端子51を介してNMOSトランジスタ7,8のそれぞれのソース端子に与えられる。NMOSトランジスタ7はPMOSトランジスタ9と共にCMOSインバータを構成し、出力信号をNOT回路G1を介してNMOSトランジスタ8のゲート端子に供給する。なお、このCMOSインバータの入力信号は、ダイオードD1,D2,D3,D4 と抵抗R1よりなる定電圧回

ド D 10 の アノード側および 端子 62 に 接続され、 これを介して第 2 の 内部電源 電力 (電圧値 V₄) が 出力される。

ととて、 $V_1 = 0$ ポルト、 $V_2 = 5$ ポルト とする と、第2の内部龍顔回路6は、ダイオーFD5~ D10 および抵抗 R2 よりなる定規圧回路の定址形 値(VD2=3 ポルト)と、 NMOSトラ ン ジスタ10 および PMOSトランジスタ12で構成されるCMOS インパータのしきい値(VT2=1ポルト)により 定まる電圧値の第2の内部電源電力(電圧値V₄= VD2 + VT2 = 3 + 1 = 4 ポルト)を出力する。ま た、第1の内部電源回路5は、ダイオードDI~ D4 および抵抗 B1 よりなる定電圧回路の定電圧 値(VDI=2ポルト)と、NMOSトランジスタ9 および PMOSトランジスタ7 で構成されるCMOS インパータのしきい値(VTI=Iポルト)により 定まる鴽圧値の第1の内部電源電力(電圧値 V₃ = V4-VD1-VT1=4-2-1=1ポルト)を出 力する。なお、いずれの電源回路もフィードパッ クループを有しているので、安定した定電圧出力

が得られる。

第6図かよび第7図を参照して本発明の他の実施例を説明する。第6図は他の実施例の回路図で、第1図乃至第5図と同一要素は同一符号で示してある。電圧値がV₁、V₂、V₃、V₄ の電源電力は、それぞれ端子311、321、312、322 を介してMOS 形象積回路30に供給される。

第7図は第6図のMOS形集被回路30を詳細に示した回路図で、第6図と同一の要素は同一の符号で示してある。第7図(a)は、PMOSトランジスタ21,22かよびNMOSトランジスタ23,24からなる・NAND回路を用いた場合で、入力信号は端子 IN1. IN2 に与えられ、出力信号は端子 OUTより発せられる。第7図(b)は PMOSトランジスタ25,26かよびNMOSトランジスタ27,28からなる NOR回路を用いた場合で、入力信号は端子 IN1, IN2 に与えられ、出力信号は端子 OUTより発せられる。 〔発明の効果〕

上記の如く本発明によれば、一半導体器板上に 数けられた CMO 8 回路を構成する NMOSトランジ

係を成立させ、PMOSトランジスタとNMOSトランジスタの間で形成されるPNPNスインチの全てのPN 接合化逆パイアスの電圧を加えるようにしたので、外因によつでも容易に順パイアスとならず、ランチアンプ規象に強い半導体装置が得られる。

第3 K、内部電源回路を設けることによつて $V_1 < V_3 < V_4 < V_2$ の関係が成立する電源電力を 実現したので、外部から供給される電線電圧値を 一定に保つたままで(例えば、 $V_2 = 5$ ボルトに したままで)スケーリングによる本子のデイメン ジョンの縮小ができ、スケーリングによる回路の 耐果慣化、高速化を実現できる半導体装置が得ら れる。

記4亿、内部電源回路を設けて、ことから電源 電力を供給しているので、外部の電源変動に性能 が左右されずに動作マージンを広くとれる半導体 装置が借られる。 スタおよび PMOSトランジスタのそれぞれのダートを信号の入力端子に共通接続し、それぞれのドレインを信号の出力端子に共通接続する半導体装置に、外部から供給される電源(電圧値 V1, V2) にもとづいて内部電源電力(電圧値 V3, V4) を発する定電圧電源回路を設け、電圧値 V1, V2, V3, V4 の電源がそれぞれ NMOSトランジスタの基板端子, PMOSトランジスタの基板端子,

NMOSトランジスタのソース端子、PMOSトランジスタのソース端子に供給され、かつそれら電圧値の間に $V_1 < V_3 < V_4 < V_2$ の関係が成立するようにしたので、下記の効果を有する半導体装置が得られる。

第1 K、電源電圧値K V1 < V8 < V4 < V2 の関係を成立させ、NMOSトランジスタと PMOSトランジスタの基板とソース間に遊ぶイアスの電圧を加えるようにしたので、寄生接合容量を小さくすることができ高速性K すぐれた半導体装置が得られる。

第2 C、 電泳電圧値 C V₁ < V₃ < V₄ < V₂ の関


4.図面の簡単左説明

第1 図は従来の CMOSインバータの回路図、第 2 図は本発明の一実施例の回路図、第3 図乃至第 7 図は本発明の他の実施例の回路図である。


I 、7 、8 、12 、23 、24 、27 、28 … NMOSトランジスタ、 2 、9 、10、11、21、22、25、26 … PMOSトランジスタ、 3 …半導体素板、4 … CMOSインパータ。

出題人代理人 猪 股 荷


特開昭59-153331(6)



第2図



第3図



第4図

